एआई की मांग से उपकरणों की प्रतीक्षा आठ महीने तक पहुंची, TSMC की CoWoS कीमतें 20% बढ़ सकती हैं

एआई चिप के ऑर्डर से पैकेजिंग और उपकरणों की आपूर्ति पर दबाव

27 अक्टूबर 2026 की आपूर्ति श्रृंखला से जुड़ी जानकारियों के अनुसार, कृत्रिम बुद्धिमत्ता (एआई) चिप की मांग से उत्पादन क्षमता पर दबाव पड़ने के बीच TSMC अपनी CoWoS उन्नत पैकेजिंग सेवाओं की कीमतें 10% से 20% तक बढ़ाने पर विचार कर रही है। उपकरणों की डिलीवरी में लगने वाला समय पहले के तीन से छह महीने से बढ़कर छह से आठ महीने हो गया है। इससे बढ़ते ऑर्डर के बैकलॉग को पूरा करने के लिए जरूरी कारखानों का विस्तार धीमा पड़ रहा है।

यह दबाव एआई सिस्टम को प्रशिक्षित करने और चलाने में इस्तेमाल होने वाले ग्राफिक्स प्रोसेसर तक सीमित नहीं है। सर्वर के सेंट्रल प्रोसेसिंग यूनिट और कस्टम चिप भी उन्नत पैकेजिंग के लिए प्रतिस्पर्धा कर रहे हैं। वहीं, तेजी से जटिल होते प्रोसेसर को परीक्षण उपकरणों पर अधिक समय देना पड़ता है। चिप निर्माताओं को असेंबली क्षमता और उसे बढ़ाने के लिए जरूरी मशीनों, दोनों की कमी का सामना करना पड़ रहा है।

बताया जाता है कि TSMC ने इसके जवाब में उपकरण खरीदने का अपना तरीका बदला है। आपूर्तिकर्ताओं के मुताबिक, कंपनी ने इस साल मौजूदा कीमतों पर ऑर्डर दिए और सामान्य तौर पर मिलने वाली छूट या उसी कीमत पर अतिरिक्त सुविधाओं की मांग नहीं की। उपकरण निर्माताओं के लिए ग्राहकों को डिलीवरी की तारीख दिलाना, कम कीमत पर बातचीत करने से अधिक अहम हो गया है।

पैकेजिंग कीमतों में प्रस्तावित बढ़ोतरी अभी आपूर्ति श्रृंखला की अपेक्षा है। इसकी शुरुआत की तारीख या ग्राहकों के लिए कीमतों का विस्तृत कार्यक्रम पुष्ट नहीं है। भविष्य की क्षमता के बारे में जारी आंकड़े भी विश्लेषकों के अनुमान हैं, कंपनी की ओर से प्रकाशित कोई एकल प्रतिबद्धता नहीं।

मुख्य समस्या यह है कि एआई की मांग उत्पादन लाइनें बनाने और उन्हें योग्य ठहराने की रफ्तार से तेजी से बढ़ सकती है। उद्योग से जुड़े लोगों का अनुमान है कि उन्नत पैकेजिंग का नया संयंत्र बनाने में नींव रखने से लेकर उसकी सबसे धीमी प्रोसेसिंग इकाइयों के पूरी क्षमता से चलने तक करीब तीन साल लग सकते हैं। अधिक मशीनें मंगाना इस प्रक्रिया की केवल शुरुआत है।

पैकेजिंग पर क्यों बढ़ा दबाव

CoWoS का पूरा नाम Chip-on-Wafer-on-Substrate है। इसमें कंप्यूटिंग चिप और मेमोरी को आपस में मजबूती से जुड़े असेंबली में लगाया जाता है, जिससे उनके बीच बड़ी मात्रा में जानकारी तेजी से पहुंच सकती है। शक्तिशाली एआई प्रोसेसर के लिए यह कनेक्शन तैयार उत्पाद के काम करने का अहम हिस्सा है।

आधुनिक एआई पैकेज में तेजी से कई कंप्यूटिंग डाई शामिल हो रही हैं। डाई सिलिकॉन के वे अलग-अलग टुकड़े हैं जो गणना करते हैं। इनके साथ हाई बैंडविड्थ मेमोरी (HBM) भी होती है। यह मेमोरी तेजी से डेटा उपलब्ध कराती है, जिससे प्रोसेसर गणना करने में अधिक समय और इंतजार में कम समय बिताते हैं।

अधिक पुर्जों के कारण पैकेज बड़े होते हैं और निर्माण के चरण ज्यादा जटिल हो जाते हैं। उपकरण आपूर्तिकर्ताओं का कहना है कि बड़ी असेंबली से एक मशीन हर घंटे जितनी इकाइयां प्रोसेस कर सकती है, उनकी संख्या घट सकती है। इसलिए, ग्राहक बड़े डिजाइन अपनाएं तो मौजूदा शिपमेंट मात्रा बनाए रखने के लिए भी कारखाने को अतिरिक्त उपकरणों की जरूरत पड़ सकती है।

मांग अब कई उत्पाद श्रेणियों में फैल रही है। ग्राफिक्स प्रोसेसिंग यूनिट (GPU) एआई कंप्यूटिंग के केंद्र में बने हुए हैं, लेकिन सर्वर CPU और एप्लिकेशन-स्पेसिफिक इंटीग्रेटेड सर्किट (ASIC) के ऑर्डर भी बढ़ रहे हैं। ASIC किसी एक खास काम के लिए बनाई गई चिप होती है, न कि कई तरह के इस्तेमाल के लिए। इन उत्पादों के कारण उन ग्राहकों का दायरा बढ़ रहा है जो उन्हीं विशेषज्ञ पैकेजिंग संसाधनों तक पहुंच चाहते हैं।

जटिल प्रोसेसर के साथ परीक्षण में लग रहा अधिक समय

रिपोर्ट में उद्धृत Nomura Securities के अनुमानों के मुताबिक, NVIDIA Blackwell चिप के अंतिम परीक्षण में पहले की Hopper पीढ़ी की तुलना में करीब चार गुना समय लगता है। Rubin को Hopper के मुकाबले करीब सात गुना समय लग सकता है। ये अनुमान बताते हैं कि असेंबली के साथ-साथ परीक्षण क्षमता भी अलग से एक बाधा बन रही है।

परीक्षण में यह जांचा जाता है कि ग्राहक तक पहुंचने से पहले तैयार चिप अपेक्षा के मुताबिक काम कर रही है या नहीं। जब हर इकाई को टेस्टर पर अधिक समय देना पड़ता है, तो निर्माता प्रक्रिया में बदलाव या क्षमता बढ़ोतरी न करें, तो उतने ही उपकरण एक कार्यदिवस में कम इकाइयों की जांच कर पाते हैं।

इसलिए पैकेजिंग कंपनियों को असेंबली और परीक्षण, दोनों में निवेश के बीच तालमेल बैठाना पड़ता है। किसी एक चरण में उत्पादन बढ़ाने से अगले चरण में कतार बढ़ सकती है, अगर वहां के उपकरण उस रफ्तार से काम न कर पाएं।

चिप बनाने वाली फाउंड्री और आउटसोर्स्ड सेमीकंडक्टर असेंबली एवं टेस्ट प्रदाता, जिन्हें आमतौर पर OSAT कंपनियां कहा जाता है, दोनों इस दबाव का सामना कर रहे हैं। उद्योग से जुड़ी जानकारियों में परीक्षण चक्र लंबा होना उन कारणों में से एक बताया गया है जिनके चलते प्रदाता पैकेजिंग कीमतों में 10% से 20% की बढ़ोतरी पर विचार कर रहे हैं।

छूट से ज्यादा अहम हुई डिलीवरी की तारीख

उपकरण आपूर्तिकर्ताओं के मुताबिक, TSMC के साथ बातचीत में स्पष्ट बदलाव आया है। पहले कंपनी हर साल की खरीद प्रक्रिया में आमतौर पर कम कीमत या बिना अतिरिक्त भुगतान के और सुविधाएं मांगती थी। आपूर्तिकर्ताओं का कहना है कि इस साल उसने अतिरिक्त क्षमताओं की मांग किए बिना मौजूदा कीमतें स्वीकार कीं।

इससे आपूर्तिकर्ताओं पर छूट की लागत या अतिरिक्त इंजीनियरिंग काम का बोझ उठाने का दबाव कम होता है। इससे ऑर्डर पर मुनाफा बनाए रखने में मदद मिल सकती है, हालांकि मशीनों का निर्माण और डिलीवरी अब भी पुर्जों और मशीनिंग क्षमता की उपलब्धता पर निर्भर है।

उपकरणों की डिलीवरी में लगने वाला समय पहले तीन से छह महीने था, जो अब छह से आठ महीने हो गया है। अधिकतम प्रतीक्षा अवधि दो महीने बढ़ी है, जबकि सबसे कम बताई गई प्रतीक्षा अवधि तीन से बढ़कर छह महीने हो गई है। यह इंतजार उत्पादन उपकरणों के लिए है। कुछ पैकेजिंग सेवाओं की डिलीवरी में भी समय बढ़ा है, लेकिन उनकी तुलनीय अवधि नहीं बताई गई।

उद्योग से जुड़े लोगों के अनुसार, ऊपर की आपूर्ति श्रृंखला के पुर्जा आपूर्तिकर्ता और मशीनिंग कारोबार भी लगभग अपनी पूरी क्षमता पर काम कर रहे हैं। ऑर्डर स्वीकार करने वाले उपकरण निर्माता को इन डिलीवरी के हिसाब से अपना उत्पादन कार्यक्रम बनाना पड़ता है। मांगी गई कीमत देने को तैयार ग्राहक कतार में अपनी जगह पा सकता है, लेकिन मशीन को फिर भी असेंबल कर इस्तेमाल के लिए तैयार करना होगा।

कारखाना तैयार होने के बाद भी उत्पादन में लगता है समय

उन्नत पैकेजिंग संयंत्र कई सटीक प्रक्रियाओं पर निर्भर करते हैं। उद्योग से जुड़े लोग लिथोग्राफी, डेवलपमेंट और डाई बॉन्डिंग को उत्पादन सीमित कर सकने वाले चरणों में गिनते हैं। लिथोग्राफी और डेवलपमेंट से बारीक पैटर्न बनाए जाते हैं, जबकि डाई बॉन्डिंग में अलग-अलग चिप को सही जगह पर रखकर जोड़ा जाता है।

लाइन में काम कितनी तेजी से आगे बढ़ेगा, यह सबसे धीमा चरण तय करता है। एक स्टेशन में सुधार से बाधा किसी दूसरे स्टेशन पर जा सकती है। इसलिए विस्तार के लिए सिर्फ एक तरह की मशीन जोड़ना पर्याप्त नहीं है।

उपकरण लगाने के बाद उनमें बदलाव और उनकी पुष्टि करना भी जरूरी होता है। इंजीनियरों को ऐसी सेटिंग तय करनी होती है जिनसे बार-बार स्वीकार्य उत्पादन गुणवत्ता के साथ काम करने वाले पैकेज बनें। उत्पादन गुणवत्ता का अर्थ है तैयार इकाइयों में से वह हिस्सा जो तय मानकों पर खरा उतरता है। इसलिए, मशीनों से भरी इमारत को भी अपेक्षित स्थिर उत्पादन तक पहुंचने में कई महीने या उससे अधिक समय लग सकता है।

नींव रखने से लेकर उत्पादन की अहम बाधाएं बनने वाले स्टेशनों के पूरी तरह चालू होने तक करीब तीन साल लगने का उद्योग का अनुमान बताता है कि निर्माण की घोषणाओं और आपूर्ति में तुरंत राहत मिलने के बीच बड़ा अंतर हो सकता है। इस बीच, उपकरणों के लिए आठ महीने तक का इंतजार मौजूदा संयंत्रों में उत्पादन उपकरण जोड़ने की रफ्तार सीमित करता है।

क्षमता के अनुमान बढ़ोतरी दिखाते हैं, लेकिन पैमाने पर मतभेद

27 अक्टूबर की रिपोर्ट के साथ दिए गए विश्लेषकों के अनुमानों के मुताबिक, TSMC की CoWoS क्षमता 2026 में महीने के 130,000 वेफर से अधिक होगी और 2027 में इसे महीने के 200,000 वेफर तक पहुंचाने का लक्ष्य है। अन्य संस्थागत अनुमानों के अनुसार, 2026 के अंत तक क्षमता महीने के 115,000 से 140,000 वेफर और 2027 में करीब 170,000 वेफर होगी।

Goldman Sachs ने 2026 में सालाना 1.275 मिलियन वेफर, 2027 में 2.73 मिलियन और 2028 में 3.48 मिलियन वेफर की क्षमता का अनुमान लगाया है। इन सालाना कुल आंकड़ों को 12 से भाग देने पर क्रमशः महीने के औसत करीब 106,250, 227,500 और 290,000 वेफर निकलते हैं।

बैंक के सालाना आंकड़े 2027 में करीब 114% और 2028 में 27% की और बढ़ोतरी का संकेत देते हैं। उसके मासिक औसत और साल के अंत में क्षमता के अनुमान अलग-अलग चीजें मापते हैं। दिसंबर के आखिर में उत्पादन शुरू करने वाला संयंत्र उस साल के कुल उत्पादन में बहुत कम योगदान देगा, भले ही इससे अगले साल के लिए उपलब्ध क्षमता बढ़ जाए।

2027 के लिए अनुमान अब भी काफी अलग हैं। ये महीने के करीब 170,000 वेफर से लेकर Goldman Sachs के 227,500 वेफर के सालाना औसत तक हैं। चिप लॉन्च की योजना बना रहे ग्राहकों को यह अनिश्चितता है कि कितनी क्षमता और कब उपलब्ध होगी, हालांकि सभी अनुमानों में बड़े विस्तार की अपेक्षा है।

बड़े पैकेज के विकास के साथ विस्तार में ताइवान सबसे आगे

TSMC की विस्तार योजनाओं में Chiayi में AP7 का चरणबद्ध विकास, Tainan में AP8 P2 के उपकरण लगाना और AP6 में अतिरिक्त SoIC क्षमता शामिल है। SoIC चिप को तीन आयामों में जोड़ने की संबंधित तकनीक है। प्रस्तावित विस्तार से उन्नत पैकेजिंग की क्षमताएं कई साइटों पर बढ़ेंगी, न कि केवल एक नए कारखाने पर निर्भर रहेंगी।

CoWoS का विस्तार मुख्य रूप से Tainan और Chiayi में होने की उम्मीद है। विदेश में योजनाओं में AP1 नाम का एक अमेरिकी उन्नत पैकेजिंग संयंत्र शामिल है, जिसमें 2028 में उत्पादन शुरू करने की योजना है।

TSMC के चेयरमैन और मुख्य कार्यकारी C.C. Wei ने कहा है कि ग्राहकों के बीच CoWoS अब भी पसंदीदा तरीका है। ताजा आय कॉल पर दी गई उनकी टिप्पणियों के मुताबिक, रेटिकल आकार से पांच गुना बड़े पैकेज की बड़े पैमाने पर मजबूत उत्पादन गुणवत्ता के साथ पहले ही शुरुआत हो चुकी है, जबकि रेटिकल आकार से नौ और 14 गुना बड़े संस्करण विकास के चरण में हैं।

रेटिकल चिप लिथोग्राफी में इस्तेमाल होने वाला पैटर्नयुक्त टेम्पलेट है। यहां रेटिकल आकार के गुणकों से पता चलता है कि पैकेजिंग प्लेटफॉर्म कितना बड़ा हो सकता है। बड़े प्लेटफॉर्म में अधिक कंप्यूटिंग डाई और मेमोरी के लिए जगह होती है, लेकिन उनसे असेंबली उपकरणों और प्रक्रिया नियंत्रण पर मांग भी बढ़ती है।

रिपोर्ट में बताए गए विकास कार्यक्रम के मुताबिक, रेटिकल आकार से 14 गुना बड़े पैकेज 2028 तक तैयार करने की योजना है। इसका लक्ष्य एक पैकेज में बड़े एआई सिस्टम समायोजित करना और उन्हें बनाने के लिए जरूरी उत्पादन क्षमता बढ़ाना है।

CoPoS में उत्पादन का अलग प्रारूप

TSMC Chip-on-Panel-on-Substrate (CoPoS) भी विकसित कर रही है। पैकेजिंग के दौरान काम के प्रारूप के तौर पर गोल वेफर इस्तेमाल करने के बजाय, इस तकनीक में बड़ा आयताकार पैनल इस्तेमाल होता है। इसके अपेक्षित फायदों में बड़ी असेंबली के लिए जगह और प्रोसेसिंग क्षेत्र का अधिक कुशल इस्तेमाल शामिल है।

आयताकार पैनल से एक उत्पादन चक्र में अधिक पैकेज प्रोसेस किए जा सकते हैं और प्रति इकाई लागत घटाने में मदद मिल सकती है। बड़े एआई GPU और कस्टम ASIC को उन उत्पादों में गिना जाता है जिन्हें इससे फायदा हो सकता है। यह बचत हासिल करने के लिए ऐसे उपकरण, सामग्री और प्रक्रियाएं जरूरी हैं जो बड़े क्षेत्र में भरोसेमंद ढंग से काम करें।

आपूर्ति श्रृंखला से जुड़ी जानकारियों के मुताबिक, CoPoS पायलट लाइन के लिए प्रमुख उपकरणों की स्थापना फरवरी 2026 में पूरी हो गई थी और जून तक पूरी लाइन तैयार होने की उम्मीद थी। अनुमान है कि बड़े पैमाने पर उत्पादन सबसे पहले 2028 में शुरू हो सकता है, जबकि एक अन्य अनुमानित अवधि 2029 तक जाती है। इसके बाद तकनीक का व्यापक इस्तेमाल हो सकता है।

वर्तमान मांग को पूरा करने के लिए CoWoS प्रमुख तकनीक बनी हुई है, जबकि CoPoS विकसित हो रही है। इससे जुड़ी एक अन्य तकनीक, फैन-आउट पैनल-लेवल पैकेजिंग, भी पैनल इस्तेमाल करती है। इसका इस्तेमाल मोबाइल उपकरणों, वाहनों और कनेक्टेड उपकरणों के लिए पतले और सघन रूप से जुड़े पैकेज बनाने में किया जाता है।

उद्योग से जुड़ी जानकारियों में CoPoS के शुरुआती आपूर्तिकर्ताओं की सूची में Chroma ATE, Scientech, C Sun, GMM, APT, GPTC, Ta Liang Technology, V5 Technologies, Favite और Gudeng Precision शामिल हैं। उनकी भूमिकाओं में प्रोसेसिंग उपकरण, निरीक्षण, ऑटोमेशन, सामग्री और कैरियर शामिल हैं। इसलिए पैनल की ओर बढ़ने से व्यापक विनिर्माण नेटवर्क में काम बढ़ता है, केवल अंतिम असेंबली संयंत्र में नहीं।

ग्राहकों की नजर में तारीखें और लागत

पैकेजिंग पर दबाव के साथ चिप निर्माण की लागत बढ़ने की खबरें भी आई हैं। बताया जाता है कि TSMC ने प्रोसेस तकनीक के आधार पर जनवरी 2027 से वेफर निर्माण की कीमतें 3% से 6% बढ़ाने को अंतिम रूप दिया है। 2 नैनोमीटर और 3 नैनोमीटर उत्पादन में सबसे बड़ी बढ़ोतरी होगी।

चिप निर्माण और पैकेजिंग उत्पादन लागत के अलग-अलग हिस्से हैं। उन्नत निर्माण प्रक्रिया और CoWoS इस्तेमाल करने वाले ग्राहक को दोनों चरणों में अधिक शुल्क देना पड़ सकता है। बताई गई प्रतिशत बढ़ोतरी अलग-अलग सेवाओं पर लागू होती है, इसलिए तैयार उत्पाद की लागत में बदलाव इस पर निर्भर करेगा कि बिल में हर सेवा का कितना हिस्सा है।

उद्योग से जुड़ी जानकारियों और विश्लेषकों के अनुमानों में बताए गए प्रमुख पड़ाव हैं:

• फरवरी 2026: CoPoS पायलट लाइन के लिए प्रमुख उपकरणों की स्थापना पूरी होने की खबर थी। पूरी लाइन जून तक तैयार होने की उम्मीद थी।
• 27 अक्टूबर 2026: आपूर्ति श्रृंखला से जुड़ी जानकारियों में CoWoS की कीमतें 10% से 20% बढ़ने की संभावना और उपकरणों के लिए छह से आठ महीने की प्रतीक्षा अवधि बताई गई।
• जनवरी 2027: वेफर निर्माण की कीमतों में बताई गई 3% से 6% की बढ़ोतरी लागू होनी है।
• 2027: CoWoS क्षमता में बड़ी बढ़ोतरी का अनुमान है, हालांकि बढ़ोतरी के पैमाने को लेकर अनुमान अलग-अलग हैं।
• 2028: अमेरिकी AP1 पैकेजिंग संयंत्र में उत्पादन शुरू करने की योजना है और रिपोर्ट में बताए गए तकनीकी कार्यक्रम के मुताबिक रेटिकल आकार से 14 गुना बड़े पैकेज तैयार किए जाएंगे।
• 2028 से 2029: मौजूदा उद्योग अपेक्षाओं के तहत CoPoS का बड़े पैमाने पर उत्पादन शुरू हो सकता है।

चिप डिजाइनरों और एआई इंफ्रास्ट्रक्चर खरीदारों के लिए व्यावहारिक चुनौती उत्पादन, पैकेजिंग और परीक्षण के स्लॉट को उत्पाद कार्यक्रमों के साथ तालमेल में रखना है। TSMC का निवेश बड़े उत्पादन नेटवर्क के जरिए इन तीनों दबावों को अप्रत्यक्ष रूप से कम करता है, लेकिन उपकरणों की डिलीवरी, प्रक्रिया को योग्य ठहराने और पैकेज के बढ़ते आकार से तय होगा कि यह निवेश कितनी जल्दी उपयोगी आपूर्ति में बदलेगा।

मुख्य बातें

• बताया जाता है कि TSMC CoWoS पैकेजिंग की कीमतें 10% से 20% बढ़ाने पर विचार कर रही है, लेकिन लागू होने की तारीख की पुष्टि नहीं हुई है।
• उत्पादन उपकरणों के लिए प्रतीक्षा अवधि पहले के तीन से छह महीने से बढ़कर छह से आठ महीने हो गई है।
• बड़े एआई पैकेज और लंबे परीक्षण चक्रों के कारण उत्पादन बनाए रखने के लिए अधिक उपकरणों की जरूरत पड़ रही है।
• CoWoS क्षमता के अनुमानों में तेजी से विस्तार की अपेक्षा है, लेकिन 2027 के अनुमान काफी अलग-अलग हैं।
• विस्तार में Tainan और Chiayi की अहम भूमिका है, जबकि अमेरिकी AP1 संयंत्र 2028 में शुरू करने की योजना है।
• CoPoS बड़े पैकेज और कम प्रति-इकाई लागत को संभव बना सकती है। बड़े पैमाने पर उत्पादन 2028 से 2029 के बीच शुरू होने की उम्मीद है।