चिप डिजाइन और नए एआई टूल्स के जरिए एनवीडिया पर निर्भरता घटाने की तैयारी में डीपसीक और हुआवेई

डीपसीक, हुआवेई के चिप रोडमैप के और करीब

खबरों के मुताबिक, डीपसीक हुआवेई के भविष्य के कृत्रिम बुद्धिमत्ता (एआई) चिप्स को आकार देने में मदद कर रही है। हुआवेई के इंजीनियर एआई डेवलपर के कार्यालयों में काम कर रहे हैं और प्रोसेसर डिजाइन में उसकी जरूरतों को शामिल कर रहे हैं। यह सहयोग उन दो कामों तक फैला है जो तय करते हैं कि बड़े एआई सिस्टम कितनी तेजी से सीख सकते हैं: गणना करना और चिप्स के बीच डेटा भेजना।

20 अक्टूबर, 2026 की यह खबर इस काम से परिचित दो गुमनाम लोगों पर आधारित है और बताती है कि दोनों के रिश्ते महज प्रोसेसर खरीदने से कहीं आगे हैं। डीपसीक की योजना 2026 के अंत तक हुआवेई के Ascend 950DT चिप्स पर मॉडल का प्रशिक्षण शुरू करने की है। वहीं, खबरों के मुताबिक हुआवेई 2027 की पहली तिमाही में अपनी अगली पीढ़ी के अधिकांश Ascend 960DT चिप्स तक डीपसीक को प्राथमिकता के आधार पर पहुंच देने का इरादा रखती है।

हुआवेई इन नए प्रोसेसरों के लिए समय-सारिणी पहले ही प्रकाशित कर चुकी है। शंघाई में Huawei Connect के दौरान जारी उसकी सितंबर की प्रौद्योगिकी घोषणा के मुताबिक, Ascend 960DT 2027 की पहली तिमाही में और Ascend 960PR तीसरी तिमाही में उपलब्ध होगा। डीपसीक के साथ चिप डिजाइन की कथित व्यवस्था की सार्वजनिक पुष्टि अभी नहीं हुई है।

यह काम 30 सितंबर को घोषित उस साझेदारी पर आगे बढ़ता है, जिसका उद्देश्य हुआवेई प्रोसेसरों के लिए प्रोग्रामिंग टूल विकसित करना है। सॉफ्टवेयर परियोजना और चिप हार्डवेयर पर कथित सहयोग, दोनों दिखाते हैं कि कंपनियां चीनी एआई मॉडल और चीनी चिप्स को अधिक करीबी से साथ काम करने लायक बनाने की कोशिश कर रही हैं, ताकि एनवीडिया की तकनीक पर उनकी निर्भरता घटे।

हार्डवेयर से डीपसीक की अपेक्षाएं

खबरों के मुताबिक, हुआवेई के इंजीनियरों ने डीपसीक के कार्यालयों में लंबे समय तक काम किया और चिप डिजाइन से जुड़े फैसले लेते समय कंपनी की जरूरतों और सुझावों को ध्यान में रखा। उनके काम में यह तय करना शामिल है कि मॉडल गणनाएं कैसे करेंगे और प्रोसेसर आपस में जानकारी कैसे साझा करेंगे।

एआई मॉडल को प्रशिक्षित करने में उदाहरणों को बार-बार संसाधित करना और उन संख्यात्मक सेटिंग्स को समायोजित करना शामिल है जो उसके जवाब तय करती हैं। बहुत बड़े मॉडल के लिए हजारों प्रोसेसरों को यह काम साझा करना पड़ता है। अगर प्रोसेसरों के बीच जानकारी पर्याप्त तेजी से न पहुंचे, तो तेज चिप भी इंतजार में कीमती समय गंवा सकती है।

डीपसीक की भागीदारी से हुआवेई को एआई के जटिल सिस्टम बनाने वाली कंपनी से सीधा फीडबैक मिलता है। इससे गणना के तरीकों, मेमोरी और संचार से जुड़े फैसलों पर एक साथ विचार किया जा सकता है, बजाय इसके कि सॉफ्टवेयर डेवलपर तैयार प्रोसेसर के हिसाब से खुद को ढालें।

सहयोग के बारे में आई खबर के मुताबिक, डीपसीक उन्नत एनवीडिया प्रोसेसरों तक पहुंच पाने की कोशिश भी जारी रखे हुए है। इसलिए उसका तरीका घरेलू विकल्प पर काम करने के साथ-साथ उस हार्डवेयर को हासिल करने की कोशिश भी जोड़ता है जो उन्नत मॉडल प्रशिक्षण में पहले से अहम है।

अहम तारीखें

हुआवेई की प्रकाशित समय-सारिणी और डीपसीक की सॉफ्टवेयर घोषणा कई ठोस पड़ाव तय करती हैं। मॉडल प्रशिक्षण की कथित योजनाएं इस सिलसिले को 2027 तक ले जाती हैं।

• 17 सितंबर, 2026: हुआवेई ने शंघाई में Huawei Connect के दौरान अपना अपडेट किया हुआ Ascend रोडमैप और Atlas 960E SuperPoD घोषित किया।
• 30 सितंबर, 2026: डीपसीक ने हुआवेई के Ascend प्लेटफॉर्म के लिए प्रोग्रामिंग इंफ्रास्ट्रक्चर की घोषणा की और 128 Ascend 950 चिप्स वाले सिस्टम पर संयुक्त काम का ब्योरा दिया।
• 20 अक्टूबर, 2026: ऐसी जानकारी सामने आई कि हुआवेई के इंजीनियर भविष्य के चिप डिजाइन में डीपसीक की जरूरतों को शामिल कर रहे हैं।
• 2026 के अंत तक: खबरों के मुताबिक, डीपसीक का लक्ष्य Ascend 950DT प्रोसेसरों पर मॉडल प्रशिक्षण शुरू करना है।
• 2027 की पहली तिमाही: हुआवेई के मुताबिक, Ascend 960DT उपलब्ध होगा; खबरों के अनुसार डीपसीक को प्राथमिकता के आधार पर इसकी पहुंच मिलने की उम्मीद है।
• 2027 की तीसरी तिमाही: हुआवेई के मुताबिक, Ascend 960PR तैयार होगा। इसके बाद 2028 में Ascend 970 और 2029 में Ascend 980 आएंगे।

हुआवेई का कहना है कि 960DT का कार्यक्रम उसके मूल रोडमैप से तीन तिमाही आगे है। कंपनी के एक प्रवक्ता ने पहले तय लॉन्च तारीख 2027 की तीसरी तिमाही बताई थी। ऐसे में इसे पहली तिमाही में लाना दो तिमाही की तेजी होगी। दोनों बयानों में उपलब्धता की यही नई अवधि बताई गई है।

हुआवेई के उपाध्यक्ष और बारी-बारी से अध्यक्ष का पद संभालने वाले डेविड वांग ने सितंबर के अपने मुख्य भाषण में कंपनी की काम की रफ्तार के इरादे बताए।

वांग ने कहा, "हम Ascend चिप श्रृंखला को हर साल एक नई पीढ़ी के चक्र पर विकसित कर रहे हैं।"

यह समय-सारिणी डेवलपरों को अपने सॉफ्टवेयर के लिए हार्डवेयर के तय पड़ाव देती है। डीपसीक के लिए नजदीकी लक्ष्य नए प्रोसेसर आने से पहले Ascend 950 हार्डवेयर पर मॉडल को प्रभावी ढंग से चलाना है।

प्रोग्रामिंग टूल क्यों अहम हैं

30 सितंबर को डीपसीक की घोषणा में Ascend के लिए प्रोग्रामिंग इंफ्रास्ट्रक्चर का ब्योरा दिया गया था, जिसमें TileLang और गणना तथा संचार के लिए लाइब्रेरी शामिल हैं। कंपनी ने कहा कि हुआवेई ने पूरा सहयोग दिया और दोनों साझेदारों ने 128 Ascend 950 चिप्स पर आधारित सुपरनोड समाधान संयुक्त रूप से विकसित किया।

सुपरनोड प्रोसेसरों को इस तरह समूहित करता है कि वे एक-दूसरे के साथ करीबी तालमेल में काम कर सकें। लाइब्रेरी गणना करने और चिप्स के बीच जानकारी भेजने के लिए दोबारा इस्तेमाल किए जा सकने वाले सॉफ्टवेयर देती हैं। इससे डेवलपरों को बुनियादी इंफ्रास्ट्रक्चर खुद लिखने की जरूरत कम होती है।

TileLang एक प्रोग्रामिंग भाषा है, जिसे डेवलपरों को एआई गणनाएं कुशलता से लिखने में मदद के लिए बनाया गया है। डीपसीक ने कहा कि यह कोड को सरल बना सकती है और विकास की दक्षता बढ़ा सकती है। कंपनी के मुताबिक, इसका प्रोग्रामिंग मॉडल एनवीडिया के CUDA से सरल है।

एनवीडिया की स्थिति में CUDA अहम है, क्योंकि डेवलपर उसके प्रोग्रामिंग टूल और सॉफ्टवेयर लाइब्रेरी का इस्तेमाल एनवीडिया प्रोसेसरों पर काम चलाने के लिए करते हैं। एआई सिस्टम को किसी दूसरी चिप पर ले जाने के लिए नया हार्डवेयर हासिल करने के साथ-साथ सॉफ्टवेयर को भी अनुकूल बनाना पड़ता है।

डीपसीक ने अपने Ascend इंफ्रास्ट्रक्चर को ओपन सोर्स करने का फैसला किया है, जिससे दूसरे डेवलपर भी इसे देख और अपने हिसाब से ढाल सकते हैं। इसका व्यावहारिक लाभ साझा काम है: साझा टूल में सुधार से एक ही प्रोसेसर प्लेटफॉर्म का इस्तेमाल करने वाले कई मॉडल डेवलपरों को मदद मिल सकती है।

हुआवेई का कहना है कि उसका व्यापक Ascend इकोसिस्टम अब PyTorch, Triton, vLLM और veRL समेत 90 से अधिक प्रमुख बाहरी ओपन सोर्स परियोजनाओं को सपोर्ट करता है। कंपनी यह भी कहती है कि PyTorch में Ascend आधिकारिक तौर पर एक्सेलरेटर बैकएंड के रूप में समर्थित है। इससे इस मशीन लर्निंग फ्रेमवर्क का उपयोग करने वाले डेवलपरों को हुआवेई हार्डवेयर तक पहुंचने का एक और रास्ता मिलता है।

प्रदर्शन का अंतर अब भी बड़ा

शोध संस्थान Epoch AI का अनुमान है कि एनवीडिया के B300 चिप्स की कच्ची अंकगणितीय क्षमता हुआवेई के Ascend 950 प्रोसेसरों से करीब सात गुना अधिक है। यह तुलना उस चुनौती को आंकड़ों में दिखाती है जिसका सामना डीपसीक और हुआवेई घरेलू हार्डवेयर को सबसे जटिल प्रशिक्षण कार्यों के लायक बनाने की कोशिश में कर रही हैं।

कच्ची अंकगणितीय क्षमता बताती है कि एक प्रोसेसर कितनी गणना कर सकता है। पूरे मॉडल को प्रशिक्षित करने में लगने वाला समय मेमोरी, संचार, सॉफ्टवेयर की दक्षता और पूरे सिस्टम के भरोसेमंद ढंग से चलते रहने पर भी निर्भर करता है।

डीपसीक की योजनाओं के ब्योरे के मुताबिक, एआई क्षमता के अग्रणी स्तर पर एक मॉडल को प्रशिक्षित करने के लिए 10,000 से अधिक हुआवेई चिप्स को कई हफ्तों तक साथ चलाना पड़ सकता है। इसलिए पर्याप्त चिप्स बनाना और इतने बड़े सिस्टम को चालू रखना इस परियोजना के अहम हिस्से हैं।

हुआवेई का कहना है कि Ascend 960 पीढ़ी का प्रदर्शन योजना के मुताबिक दोगुना होगा। कंपनी कई प्रोसेसरों को कुशलता से जोड़ने के तरीकों में भी निवेश कर रही है। इससे पूरे कंप्यूटर का डिजाइन एनवीडिया से प्रतिस्पर्धा करने की उसकी कोशिश का अहम हिस्सा बन जाता है।

हुआवेई का जवाब: बड़ा साझा कंप्यूटर

कंपनी के मुताबिक, हुआवेई का Atlas 960E SuperPoD 4,096 न्यूरल प्रोसेसिंग यूनिट (NPU) तक बढ़ाया जा सकता है। NPU ऐसा प्रोसेसर है जिसे एआई गणनाओं के लिए बनाया गया है। हुआवेई का कहना है कि यह सिस्टम FP8 गणना में 8 EFLOPS का प्रदर्शन और एक पेटाबाइट तक हाई बैंडविड्थ मेमोरी देता है।

सरल शब्दों में, हुआवेई एआई प्रोसेसरों का ऐसा समूह पेश कर रही है जो करीबी तालमेल में जुड़ा हो और जिसमें तेज मेमोरी का बड़ा साझा भंडार हो। FP8, उपयुक्त एआई गणनाओं में इस्तेमाल होने वाला आठ-बिट संख्यात्मक प्रारूप है, जबकि एक एक्साफ्लॉप का अर्थ है प्रति सेकंड एक क्विंटिलियन अंकगणितीय क्रियाएं।

हुआवेई के मुताबिक, SuperPoD तेज कनेक्शन से जुड़े कई कंप्यूटिंग नोड का समूह है। इसमें एकीकृत मेमोरी एड्रेसिंग होती है, जिससे वे एक तार्किक कंप्यूटर की तरह काम करते हैं। इसकी UnifiedBus तकनीक इस व्यापक सिस्टम के भीतर कंप्यूटिंग, स्टोरेज और अन्य घटकों को जोड़ती है।

हुआवेई का कहना है कि बड़े क्लस्टरों में इस्तेमाल होने वाले पारंपरिक सर्वर आर्किटेक्चर में प्रशिक्षण के समय का 40% से अधिक संचार में जाता है। उसके Markov Lab के सिमुलेशन में, करीब 4,000 NPU वाले SuperPoD से बने 100,000 NPU के क्लस्टर ने आठ-आठ NPU वाले सर्वरों से बने क्लस्टर की तुलना में 2.75 गुना अधिक कंप्यूटिंग उपयोग हासिल किया।

यह नतीजा हुआवेई का सिमुलेशन है। इससे कंपनी की डिजाइन प्राथमिकता समझ आती है: प्रोसेसर एक-दूसरे का इंतजार करने के बजाय गणना में अधिक समय बिताएं।

सिस्टम के अलग-अलग आकारों को समझना

हुआवेई ने कंप्यूटिंग उपकरणों के कई आकारों की चर्चा की है। उसके Atlas 950 SuperCluster को अधिकतम 256,000 एक्सेलरेटर कार्ड जोड़ने वाला बताया गया है। सितंबर की घोषणा में नए आर्किटेक्चर का जिक्र है, जो 512,000 तक NPU जोड़ सकता है, या विस्तारित नेटवर्क व्यवस्था के साथ दस लाख तक।

ये क्लस्टर आंकड़े आपस में जुड़े सिस्टमों के समूहों के लिए हैं। 4,096 NPU का विनिर्देश हुआवेई की इंफ्रास्ट्रक्चर योजनाओं के एक Atlas 960E SuperPoD से संबंधित है।

चीन की प्रौद्योगिकी विश्लेषक रुई मा ने पहले बताए गए Atlas 960 SuperPoD कॉन्फिगरेशन में 15,488 चिप्स और अब घोषित सिस्टम में 4,096 चिप्स के अंतर को भी रेखांकित किया। हुआवेई के मौजूदा आधिकारिक विनिर्देश में बाद वाले सिस्टम का नाम Atlas 960E SuperPoD दिया गया है।

खरीदारों के लिए व्यावहारिक काम यह है कि इस्तेमाल के उद्देश्य के मुताबिक प्रोसेसर की पीढ़ी और सिस्टम कॉन्फिगरेशन चुना जाए। बड़ा घोषित नेटवर्क अधिक प्रोसेसरों तक पहुंच देता है, जबकि उनके कनेक्शन की गति और विश्वसनीयता तय करती है कि वे कितनी प्रभावी तरह साथ काम करेंगे।

बिजली, विश्वसनीयता और असली प्रशिक्षण की कसौटी

हुआवेई का कहना है कि Atlas 960E में पारंपरिक कनेक्शन व्यवस्था के तहत जरूरी 48,000 ऑप्टिकल मॉड्यूल की जगह 5,500 Hi-ONE ऑप्टिकल इंटरकनेक्ट यूनिट इस्तेमाल होती हैं। उसकी नियर-पैकेज्ड ऑप्टिक्स तकनीक कंप्यूटिंग हार्डवेयर के पास मौजूद कॉम्पैक्ट कनेक्शन से डेटा पहुंचाने के लिए प्रकाश का इस्तेमाल करती है।

कंपनी का दावा है कि इस डिजाइन से बिजली की खपत 550 किलोवाट से अधिक घटती है, सिस्टम बिना खराबी के दोगुने समय तक चलता है और इसकी उपलब्धता 99.8% है। ये इस सिस्टम के लिए हुआवेई के बताए विनिर्देश हैं।

डीपसीक का प्रस्तावित प्रशिक्षण कार्य लंबे समय तक चलने वाले वर्कलोड में चिप्स, सॉफ्टवेयर और कनेक्शन के तालमेल की परीक्षा लेगा। कई हफ्तों तक चलने वाले प्रशिक्षण में पूरे सिस्टम को लगातार डेटा साझा करते हुए प्रगति करनी होगी, न कि सिर्फ थोड़ी देर के लिए ऊंची गणना दर हासिल करनी होगी।

हुआवेई का कहना है कि Ascend और उसके CANN सॉफ्टवेयर प्लेटफॉर्म पर 40 से अधिक मॉडल पहले ही मूल रूप से प्रशिक्षित किए जा चुके हैं। CANN यानी Compute Architecture for Neural Networks, वह मुख्य सॉफ्टवेयर है जो एआई एप्लिकेशन को Ascend प्रोसेसर इस्तेमाल करने में मदद करता है।

इस प्रयास में डीपसीक की भागीदारी सॉफ्टवेयर और चिप डिजाइन, दोनों चरणों में एक प्रमुख मॉडल डेवलपर को शामिल करती है। अगले पड़ाव हैं: 2026 के अंत तक Ascend 950DT का नियोजित इस्तेमाल और 2027 की पहली तिमाही में 960DT उपलब्ध कराने का हुआवेई का वादा। इनसे पता चलेगा कि साझेदारी टूल और डिजाइन के काम से चीनी हार्डवेयर पर लगातार चलने वाले प्रशिक्षण तक कितनी तेजी से पहुंचती है।

मुख्य बिंदु

• खबरों के मुताबिक, डीपसीक हुआवेई को भविष्य के एआई चिप्स, खासकर उनकी गणना और डेटा स्थानांतरण क्षमता, तैयार करने में मदद कर रही है।
• दोनों कंपनियां प्रोग्रामिंग टूल और 128 Ascend 950 चिप्स वाले सिस्टम पर संयुक्त काम की घोषणा पहले ही कर चुकी हैं।
• खबरों के मुताबिक, डीपसीक का लक्ष्य 2026 के अंत तक Ascend 950DT पर प्रशिक्षण शुरू करना है।
• हुआवेई का कहना है कि Ascend 960DT 2027 की पहली तिमाही में और Ascend 960PR तीसरी तिमाही में उपलब्ध होगा।
• Epoch AI का अनुमान है कि एनवीडिया B300 की कच्ची अंकगणितीय क्षमता Ascend 950 से करीब सात गुना अधिक है।
• हुआवेई का जवाब नए चिप्स, ओपन सॉफ्टवेयर और बड़े, आपस में जुड़े सिस्टमों को जोड़ता है। इनमें अधिकतम 4,096 NPU वाला Atlas 960E SuperPoD शामिल है।